



①9 BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENT- UND
MARKENAMT

⑫ **Patentschrift**
⑩ **DE 101 00 802 C 1**

⑤1 Int. Cl. 7:
H 01 L 29/06

②1 Aktenzeichen: 101 00 802.3-33
②2 Anmeldetag: 10. 1. 2001
④3 Offenlegungstag: -
④5 Veröffentlichungstag
der Patenterteilung: 22. 8. 2002

DE 101 00 802 C 1

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

⑦3 Patentinhaber:
Infineon Technologies AG, 81669 München, DE


⑦4 Vertreter:
Müller - Hoffmann & Partner Patentanwälte, 81667
München

⑦2 Erfinder:
Pfirsch, Frank, 81545 München, DE; Auerbach,
Franz, 81827 München, DE

⑤6 Für die Beurteilung der Patentfähigkeit in Betracht
gezogene Druckschriften:
DE 199 54 352 A1
DE 100 41 344 A1

⑤4 Halbleiterbauelement mit hoher Avalanche Festigkeit und dessen Herstellungsverfahren

⑤7 Die Erfindung betrifft ein Halbleiterbauelement, insbesondere in Kompensationsstruktur, bei dem zur Erhöhung der Avalanche Festigkeit die Raumladungszone (18) im Randbereich (2) eine größere Ausdehnung (W2) als im Zentralbereich (1, 1') hat.



DE 101 00 802 C 1

[0001] Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit hoher Avalanche-festigkeit und dessen Herstellungsverfahren, bei dem in einem Halbleiterkörper ein Zentralbereich von einem Randbereich umgeben ist und der Zentralbereich wenigstens einen sperrenden pn-Übergang zwischen zwei auf einander gegenüberliegenden Hauptoberflächen des Halbleiterkörpers vorgesehenen Elektroden hat.

[0002] Ein derartiges Bauelement ist z. B. aus DE 199 54 352 A1 bekannt. Die in DE 199 54 352 A1 beschriebenen Leistungstransistoren in Kompensationstechnik mit beispielsweise p- und n-leitenden Säulen, deren Ladungsträger sich gegenseitig ausräumen, zeichnen sich gegenüber herkömmlichen Leistungstransistoren durch einen erheblich verringerten Durchlasswiderstand aus. Diese Verringerung kann so weit gehen, dass ein Leistungstransistor in Kompensationstechnik einen Durchlasswiderstand hat, der beispielsweise nur etwa ein Fünftel des Durchlasswiderstandes eines entsprechenden herkömmlichen Leistungstransistors beträgt.

[0003] Diese Verringerung des Durchlasswiderstandes bei Halbleiterbauelementen in Kompensationstechnik führt aber auch zu einer erheblich gesteigerten Stromdichte. Solen Halbleiterbauelemente in Kompensationstechnik, kurz auch Kompensationsbauelemente genannt, derart hohe Stromdichten kurzzeitig auch bei einem Avalanche-Durchbruch aushalten, so müssen besondere Maßnahmen ergriffen werden, da die Kompensationsbauelemente im Avalanche-Betrieb zu Schwingungen, sogenannten TRAPATT-Oszillationen, neigen und je nach ihrer konkreten Ausgestaltung nicht oder bis maximal etwa zum Nennstrom avalanche-fest sind.

[0004] Die Ursache für diese TRAPATT-Oszillationen sind in erster Linie in dem im Randbereich gelegenen Randabschluss des Halbleiterbauelementes bzw. im Übergang von dem das Zellenfeld aufnehmenden Zentralbereich zum Randabschluss zu suchen. Hier liegen nämlich gegenüber dem Zellenfeld grundsätzlich Inhomogenitäten im Verlauf des elektrischen Feldes vor, so dass sich bei einem Avalanche-Durchbruch der zwischen den auf den beiden Hauptoberflächen des Halbleiterkörpers vorgesehenen Elektroden fließende Strom bei einem Avalanche-Durchbruch nicht homogen über das Zellenfeld verteilt, sondern vielmehr auf das relativ schmale Gebiet des Randbereiches konzentriert. Damit tritt im Randbereich eine nochmals um ein Vielfaches höhere Stromdichte als bei Normalbetrieb im Zellenfeld auf. Diese um ein Vielfaches höhere Stromdichte ruft die erwähnten TRAPATT-Oszillationen hervor.

[0005] Bei hoher Stromdichte, aber relativ niedrigem Gesamtstrom zwischen den auf den beiden Hauptoberflächen gelegenen Elektroden tritt außerdem der Effekt ein, dass die Durchbruchskennlinie des Halbleiterbauelementes einen negativen differentiellen Widerstand annimmt, der zu einer Stromfilamentierung und Zerstörung des Halbleiterbauelementes führen kann.

[0006] Aus diesen Gründen wird für ein Halbleiterbauelement eine Struktur gewünscht, die ohne Erhöhung des Durchlasswiderstandes des Halbleiterbauelementes selbst einen hohen Avalanche-Strom homogen über das Zellenfeld verteilt fließen lässt.

[0007] Um dieses Ziel zu erreichen, wurde bei Kompensationsbauelementen bereits daran gedacht, die sogenannte Kompensationsstruktur, also die bereits eingangs erwähnten, einander abwechselnden p- und n-leitenden Säulen, einfach bis in den Randbereich hinein so weit fortzusetzen, wie bei einer geforderten Sperrspannung zwischen den beiden

Elektroden die dabei entstehende Raumladungszone reicht, und oberflächennah einen Standard-Randabschluss mit beispielsweise Feldplatten oder Schutzringen vorzusehen. Derartige Kompensationsbauelemente sind z. B. in der nachver-

5 öffentlichen DE 100 41 344 A1 beschrieben.

[0008] Ein derart aufgebautes Halbleiterbauelement mit einem Zellenfeld 1 und einem Randbereich 2 ist in Fig. 6 in einer Schnittdarstellung schematisch gezeigt.

[0009] Ein Halbleiterkörper aus Silizium besteht aus einem n⁺-leitenden Substrat 3, einer n-leitenden Schicht 4, einer weiteren n-leitenden Schicht 5, in die p-leitende Säulen 6 eingelagert sind, so dass insgesamt n- und p-leitende Säulen entstehen, p-leitenden Wannenzonen 7 und n-leitenden Sourcezonen 8.

[0010] In eine auf einer Hauptoberfläche 9 vorgesehene Isolierschicht 10 aus Siliziumdioxid sind Gateelektroden 11 im Zellenfeld 1 und Feldplatten 12 im Randbereich 2 eingelagert. Diese Gateelektroden 11 und Feldplatten 12 können beispielsweise aus polykristallinem Silizium bestehen. Die Sourcezonen 8 und die Wannenzonen 7 sind mit einer Source-Metallisierung 13 kontaktiert, welche sich auch teilweise bis in den Randbereich 2 erstreckt. Außerdem ist noch im Gebiet der Kante des Randbereiches 2 ein Metall-Schutzring 14 vorgesehen.

[0011] Auf der der einen Hauptoberfläche 9 gegenüberliegenden anderen Hauptoberfläche 15 des Halbleiterkörpers befindet sich eine Drain-Metallisierung 16. Die Metallisierungen 13 und 16 sowie der Schutzring 14 können beispielsweise aus Aluminium bestehen.

[0012] Wie nun aus Fig. 6 zu ersehen ist, erstreckt sich die Kompensationsstruktur mit den p-leitenden Säulen 6 in der n-leitenden Schicht 5 über das Zellenfeld 1 hinaus bis in den Randbereich 2 hinein und reicht dort bis unter die Feldplatten 12 des konventionellen Randabschlusses.

[0013] Obwohl bei einem derartigen Halbleiterbauelement die Kompensationsstruktur bis weit in den Randbereich 2 hinein fortgesetzt ist, hat sich gezeigt, dass dennoch hier leicht die oben geschilderten Probleme mit TRAPATT-Oszillationen usw. auftreten können.

[0014] In Fig. 7 ist ein anderes bestehendes Kompensationsbauelement gezeigt, das sich von dem in Fig. 6 dargestellten Kompensationsbauelement dadurch unterscheidet, dass im Randbereich 2 die Kompensationsstruktur aus den p-leitenden Säulen 6 und der dort n-leitende Säulen bildenden n-leitenden Schicht 5 deutlich "feiner" gestaltet ist als im Zellenfeld 1. Durch diese feinere Kompensationsstruktur im Randbereich 2 wird ein homogenerer Verlauf der elektrischen Feldstärke erreicht, da die Dotierung eben aufgrund der feineren Struktur gleichmäßiger verteilt ist und dadurch dem für das Sperrverhalten idealen Fall einer genauen Kompensation von n-leitender Dotierung und p-leitender Dotierung erheblich näher kommt. Außerdem werden durch die feinere Kompensationsstruktur die elektrischen Querfelder im Randbereich 2 erheblich kleiner. Es hat sich gezeigt, dass mit einer derartigen Kompensationsstruktur im Randbereich 2 sogar eine höhere Durchbruchspannung zu erreichen ist als diese im Zellenfeld 1 vorliegt.

[0015] Die oben aufgezeigten Probleme mit TRAPATT-Oszillationen treten auch dann auf, wenn im Avalanchebetrieb bei hinreichend hohem Strom zwischen den beiden Elektroden die Spannung, die das Zellenfeld 1 aufnimmt, auf bzw. über die Durchbruchspannung des Randbereiches 2 ansteigt. Damit dabei das Zellenfeld 1 selbst avalanche-fest ist, muss es einen positiven differentiellen Widerstandswert im Durchbruch aufweisen, so dass die Spannung im Durchbruch mit dem Strom anwächst. Die Avalanche-festigkeit des Halbleiterbauelementes ist dann durch den Strom bestimmt, bei dem das Zellenfeld 1 die Durchbruchspannung des

Randbereiches 2 und genauer diejenige Spannung erreicht, bei der der Randbereich 2 wegen seines negativen differentiellen Widerstandes instabil wird oder wegen einer sehr steilen Durchbruchkennlinie zu schwingen anfängt.

[0016] Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement mit hoher Avalanche-festigkeit sowie dessen Herstellungsverfahren anzugeben; das sich durch einen einfachen Aufbau auszeichnet und bei dem auch ein hoher Avalanche-strom homogen über das Zellenfeld verteilt fließt, ohne dass der Durchlasswiderstand des Halbleiterbauelementes erhöht wird.

[0017] Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass bei an den beiden Elektroden anliegender Sperrspannung sich die Raumladungszone in der Richtung zwischen den beiden Elektroden im Randbereich über eine größere Ausdehnung als im Zentralbereich erstreckt.

[0018] Ein Verfahren zur Herstellung eines derartigen Bauelements ist im Anspruch 12 angegeben.

[0019] Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

[0020] Bei dem erfindungsgemäßen Halbleiterbauelement mit hoher Avalanche-festigkeit wird von den folgenden Überlegungen ausgegangen:

Die maximale Spannung, die in einem Halbleiterbauelement im Zellenfeld und im Randbereich auftreten kann, ist jeweils durch die vertikale Ausdehnung der Raumladungszone begrenzt. Mit anderen Worten, diese maximale Spannung U_{\max} muss kleiner sein als das Produkt aus der vertikalen Ausdehnung W_{RLZ} und der kritischen Feldstärke E_{crit} , so dass $U_{\max} < W_{RLZ} \times E_{\text{crit}}$ gilt. Die Einhaltung dieser Bedingung ist insbesondere bei Kompensationsbauelementen problematisch, da bei diesen die vertikale Ausdehnung oder Weite der Raumladungszone im Zellenfeld und im Randbereich immer im Wesentlichen gleich ist. Es ist daher prinzipiell schwierig zu verhindern, dass das Zellenfeld die Durchbruchspannung des Randbereiches erreicht.

[0021] In Abkehr vom bisherigen Stand der Technik ist bei dem erfindungsgemäßen Halbleiterbauelement mit hoher Avalanche-festigkeit nun vorgesehen, dass sich die Raumladungszone im Randbereich bei der für das Halbleiterbauelement spezifizierten Durchbruchspannung über eine größere vertikale Ausdehnung erstreckt als im eigentlichen Zellenfeld. Dabei kann zum Randbereich auch ein gewisser Übergangsbereich gehören, der noch einen schmalen Streifen am Rand des eigentlichen Zellenfeldes umfasst.

[0022] Die größere vertikale Ausdehnung der Raumladungszone im Randbereich kann beispielsweise durch eine größere Schichtdicke der niedrig dotierten Gebiete bzw. Schichten im Randbereich auf einfache Weise erreicht werden.

[0023] An dem erfindungsgemäßen Halbleiterbauelement ist von besonderem Vorteil, dass durch die größere Ausdehnung der Raumladungszone im Randbereich dieser eine Durchbruchspannung bzw. Spannung, bei der Instabilitäten auftreten, erreichen kann, die höher ist als die maximale Spannung, die das Zellenfeld bei einem beliebigen Strom aufzunehmen vermag. Mit anderen Worten, damit wird die Avalanche-festigkeit des Halbleiterbauelementes nicht mehr durch den Randbereich, sondern nur noch durch das Zellenfeld bestimmt. In diesem kann der Avalanche-strom homogen fließen, so dass letztlich der maximal mögliche Avalanche-strom proportional zur Fläche des Zellenfeldes wird.

[0024] Es sei noch angemerkt, dass unter "Zentralbereich" grundsätzlich das Zellenfeld eines Halbleiterbauelementes zu verstehen ist. Da aber – wie bereits oben erwähnt wurde – zum Randbereich auch ein gewisser Übergangsbereich zum Zellenfeld bzw. ein schmaler Streifen am Rand des Zellen-

feldes gehören kann, bedeutet bei der vorliegenden Anmeldung der "Zentralbereich" das Zellenfeld ohne diesen Übergangsbereich bzw. schmalen Streifen am Rand des Zellenfeldes.

[0025] Wesentlich an dem erfindungsgemäßen Halbleiterbauelement ist somit zusammenfassend, dass dieses derart gestaltet ist, dass sich die Raumladungszone im Randbereich über eine größere vertikale Ausdehnung erstreckt als im eigentlichen Zellenfeld (bzw. Zentralbereich). Dieser Grundgedanke der vorliegenden Erfindung kann auf herkömmliche Halbleiterbauelemente und besonders vorteilhaft auf Kompensationsbauelemente angewandt werden. Auch braucht das Bauelement nicht ein Transistor zu sein. Vielmehr kann es sich beispielsweise um einen IGBT (Bipolartransistor mit isoliertem Gate), eine Diode usw. handeln. Wesentlich allein ist das Vorhandensein eines sperrenden pn-Überganges und die Aufteilung des Halbleiterbauelementes in einen Zentralbereich, also insbesondere im Falle eines Transistors in ein Transistor-Zellenfeld, und in einen Randbereich.

[0026] Die größere vertikale Ausdehnung der Raumladungszone im Randbereich als im Zentralbereich kann – wie bereits erwähnt wurde – durch eine größere Dicke der niedrig dotierten Schichten im Randbereich erreicht werden. Dies ist beispielsweise dadurch möglich, dass im Randbereich ein zusätzliches schwach dotiertes Gebiet des einen oder des anderen Leitungstyps vorgesehen ist, so dass im Randbereich in der Richtung zwischen den beiden Elektroden eine schwache Dotierung über eine größere Ausdehnung als im Zentralbereich vorliegt. Dabei ist es auch möglich, bei einem Kompensationsbauelement im Randbereich für die Kompensationsgebiete bzw. p- und n-leitenden Säulen ein feineres Raster als im Zentralbereich vorzusehen, so dass hier das zusätzliche schwach dotierte Gebiet noch durch ein feineres "Kompensationsraster" im Randbereich ergänzt ist.

[0027] Weiterhin ist es auch möglich, den Randbereich in der Richtung zwischen den beiden Elektroden dicker als den Zentralbereich auszubilden. Schließlich können bei einem Kompensationsbauelement auch noch die Kompensationsgebiete bzw. p- und n-leitenden Säulen im Randbereich in der Richtung zwischen den beiden Elektroden mit einer größeren Ausdehnung als im Zentralbereich versehen werden.

[0028] Im übrigen ist bei dem erfindungsgemäßen Halbleiterbauelement, das in bevorzugter Weise ein Kompensationsbauelement ist, der Randbereich noch in sonst an sich üblicher Weise mit Feldplatten und/oder einem Schutzring ausgestattet.

[0029] Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

[0030] Fig. 1 eine Schnittdarstellung durch ein Kompensationsbauelement nach einem ersten Ausführungsbeispiel der Erfindung.

[0031] Fig. 2 eine Schnittdarstellung durch ein Kompensationsbauelement nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.

[0032] Fig. 3 eine Schnittdarstellung durch ein "klassisches" Halbleiterbauelement nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung.

[0033] Fig. 4 eine Schnittdarstellung durch ein klassisches Halbleiterbauelement nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung.

[0034] Fig. 5 eine Schnittdarstellung durch ein Kompensationsbauelement nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung.

[0035] Fig. 6 eine Schnittdarstellung durch ein herkömmliches Kompensationsbauelement und

[0036] Fig. 7 eine Schnittdarstellung durch ein anderes

herkömmliches Kompensationsbauelement.

[0037] Die Fig. 6 und 7 sind bereits eingangs erläutert worden.

[0038] In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.

[0039] Fig. 1 zeigt eine Schnittdarstellung durch ein Kompensationsbauelement (MOS-Vertikaltransistor) nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Dieses Kompensationsbauelement unterscheidet sich von dem Kompensationsbauelement der Fig. 6 speziell dadurch, dass im Randbereich 2 unterhalb der p-leitenden Säulen 6 und der n-leitenden Schicht 5 in der n-leitenden Schicht 4 noch ein n- oder p-leitendes Gebiet 17 vorgesehen ist. Wenn die n-leitende Schicht eine Dotierungskonzentration von etwa 10^{15} Ladungsträgern/cm³ hat, so kann für das Gebiet 17 eine Ladungsträgerkonzentration von etwa 10^{14} Ladungsträgern/cm³ oder weniger vorgesehen werden. Ein Höchstwert für das Gebiet 17 beträgt etwa $5 \cdot 10^{14}$ Ladungsträger/cm³.

[0040] Wenn zwischen den Elektroden 13 und 16 eine Sperrspannung von beispielsweise 100 bis 1000 V anliegt, so stellt sich eine Raumladungszonengrenze ein, die im Randbereich 2 tiefer als im Zellenfeld 1 verläuft. Im Sperrfall kann sich bei dem in Fig. 1 gezeigten Kompensationsbauelement, das eine hohe Sperrfähigkeit von beispielsweise 100 bis 1000 V hat, die Raumladungszone (vgl. deren Grenze 18) noch ein kleines Stück in die unterhalb der Kompensationsstruktur aus den p-leitenden Säulen 6 und der n-leitenden Schicht 5 vorgesehene n-leitende Schicht 4 erstrecken. Das elektrische Feld wird dort aber rasch abgebaut. Damit nimmt das n-leitende Gebiet aus dem Substrat 3 und der Schicht 4 kaum noch Sperrspannung auf.

[0041] Im Randbereich 2 liegt unterhalb der Kompensationsstruktur das n- oder p-leitende Gebiet 17, das so niedrig dotiert oder sogar undotiert ist, dass das elektrische Feld nicht vollständig abgebaut (bei n-Dotierung) bzw. nicht wesentlich erhöht (bei p-Dotierung) wird. Damit wird auch in diesem Gebiet noch Sperrspannung aufgenommen, so dass insgesamt der Randbereich 2 eine höhere Sperrfähigkeit aufweist als das Zellenfeld 1.

[0042] Fig. 2 zeigt als weiteres Ausführungsbeispiel der Erfindung einen Schnitt durch einen Leistungstransistor, der sich von dem Leistungstransistor des Ausführungsbeispiels von Fig. 1 dadurch unterscheidet, dass im Randbereich 2 für die Kompensationsstruktur ein feineres Raster – ähnlich wie bei dem bestehenden Kompensationsbauelement von Fig. 7 – vorgesehen ist. Durch dieses feinere Raster der Kompensationsstruktur, also der p-leitenden Säulen 6 in der n-leitenden Schicht 5, wird ein homogenerer Verlauf der elektrischen Feldstärke infolge der gleichmäßigeren Dotierung im Randbereich 2 erreicht. Auch sind hier elektrische Querfelder in der Kompensationsstruktur nicht zuletzt infolge der genauen Kompensation der n-leitenden Dotierung und der p-leitenden Dotierung erheblich kleiner.

[0043] In beiden Ausführungsbeispielen der Fig. 1 und 2 ist die vertikale Ausdehnung der Raumladungszone (vgl. deren Grenzlinie 18) im Randbereich 2 größer als im Zellenfeld bzw. Zellenfeld 1.

[0044] In Fig. 3 ist als weiteres Ausführungsbeispiel der Erfindung eine Grundstruktur eines Leistungstransistors oder einer Diode gezeigt, bei der eine p-leitende Wanne 19 einen sperrenden pn-Übergang 20 mit der n-leitenden Schicht 5 bildet. Hier erfolgt eine Ausdehnung der Raumladungszone (vgl. deren Grenzlinie 18) auch in Richtung auf die Hauptoberfläche 9 des Halbleiterkörpers. Infolge des n- oder p- oder undotierten Gebietes 17 im Randbereich 2 ist die Ausdehnung W2 der Raumladungszone im Randbereich 2 größer als die Ausdehnung W1 der Raumladungszone im

Zellenfeld 1 bzw. Zentralbereich 1'.

[0045] Das Ausführungsbeispiel von Fig. 3 lässt sich ohne weiteres auf ein Kompensationsbauelement anwenden, indem dort zusätzlich im Randbereich 2 p-leitende Säulen 6 in der n-leitenden Schicht 5 vorgesehen werden.

[0046] Fig. 4 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes, wobei hier im Unterschied zum Ausführungsbeispiel der Fig. 1 bis 3 auf das Gebiet 17 verzichtet wird und statt dessen der Randbereich mit einer größeren Schichtdicke der Schicht 5 ausgestattet ist. Infolge dieser größeren Schichtdicke ist die vertikale Ausdehnung W2 der Raumladungszone im Randbereich 2 auch hier deutlich größer als die vertikale Ausdehnung W1 dieser Raumladungszone im Zentralbereich 1'. Schließlich ist in Fig. 5 als weiteres Ausführungsbeispiel der Erfindung ein Schnitt durch einen Leistungstransistor gezeigt. Bei diesem Leistungstransistor haben die p-leitenden Säulen 6 im Randbereich 2 eine größere Eindringtiefe als im Zellenfeld 1. Durch diese Maßnahme kann sich die Raumladungszone in die Tiefe des Halbleiterbauelementes weiter ausdehnen, so dass auch hier die Bedingung einer größeren vertikalen Ausdehnung der Raumladungszone 2 im Randbereich 1 im Vergleich zur Ausdehnung der Raumladungszone im Zellenfeld 1 erfüllt ist.

[0047] Die Halbleiterbauelemente gemäß den Ausführungsbeispielen der Fig. 1 und 3 können beispielsweise durch Aufbringen der schwächer dotierten n-leitenden Schicht 4 bzw. n-leitenden Schicht 5 auf das n⁺-leitende Substrat 1 mittels Epitaxie und maskiertes Einbringen einer n-leitenden Dotierung im Zentralbereich 1' sowie gegebenenfalls im äußeren Teil des Randbereiches durch Implantation und Diffusion hergestellt werden, so dass im Randbereich 2 das schwächer n-leitende Gebiet 17 zurückbleibt. Die Implantationsenergie kann dabei gegebenenfalls so hoch eingestellt werden, dass die Dotierung zu dem n⁺-leitenden Substrat nicht abfällt.

[0048] Eine andere Möglichkeit zur Herstellung der Halbleiterbauelemente gemäß den Fig. 1 bis 3 besteht darin, nach epitaktischem Aufwachsen der Schicht 4 auf dem Substrat 3 eine p-leitende Dotierung im Randbereich 2 durch Implantation und Diffusion einzubringen, so dass die Dotierung der n-leitenden Schichten 4 hier weitgehend kompensiert wird und das n- bzw. p-leitende oder auch insgesamt undotierte Gebiet 17 entsteht.

[0049] In den oben angegebenen Ausführungsbeispielen können die Leitfähigkeitstypen selbstverständlich jeweils vertauscht werden. Die Erfindung ist also keineswegs darauf beschränkt, dass p-leitende Säulen 6 in einer n-leitenden Schicht 5 vorgesehen sind. Vielmehr ist es auch möglich, n-leitende Säulen in einer p-leitenden Schicht vorzusehen.

Patentansprüche

1. Halbleiterbauelement mit hoher Avalanche-festigkeit, bei dem in einem Halbleiterkörper (3, 4, 5) ein Zentralbereich (1, 1') von einem Randbereich (2) umgeben ist und der Zentralbereich (1, 1') wenigstens einen sperrenden pn-Übergang (7, 5; 19, 5) zwischen zwei auf einander gegenüberliegenden Hauptoberflächen (9, 15) vorgesehenen Elektroden (13, 16) hat, dadurch gekennzeichnet, dass bei an den beiden Elektroden (13, 16) anliegender Sperrspannung sich die Raumladungszone (18) in der Richtung zwischen den beiden Elektroden (13, 16) im Randbereich (2) über eine größere Ausdehnung (W2) als im Zentralbereich (1, 1') erstreckt.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es ein Kompensationsbauelement

mit einer Kompensationsstruktur (5, 6) ist.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass im Randbereich (2) ein zusätzlich mit einem Dotierstoff des einen oder des anderen Leitungstyps dotiertes oder undotiertes Gebiet (17) vorgesehen ist, so dass im Randbereich (2) in der Richtung zwischen den beiden Elektroden (13, 16) eine schwache Dotierung über eine größere Ausdehnung (W2) als im Zentralbereich vorliegt.

4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass das schwach dotierte oder undotierte Gebiet (17) in einer auf ein Halbleitersubstrat (3) epitaktisch aufgetragenen Schicht (4) vorgesehen ist.

5. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kompensationsstruktur (5, 6) im Randbereich (2) ein feineres Raster als im Zentralbereich (1, 1') hat.

6. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Randbereich (2) in Richtung zwischen den beiden Elektroden (13, 16) mit einer größeren Schichtdicke als im Zentralbereich (1, 1') ausgebildet ist.

7. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass die Kompensationsstruktur (5, 6) im Randbereich (2) in Richtung zwischen den beiden Elektroden (13, 16) eine größere Ausdehnung als im Zentralbereich (1, 1') hat.

8. Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das zusätzliche schwach dotierte Gebiet (17) eine Dotierungskonzentration von höchstens $5 \cdot 10^{14}$ Ladungsträger/cm³ aufweist.

9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass im Randbereich zusätzlich Feldplatten (12) vorgesehen sind.

10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass im Randbereich (2) zusätzlich ein Schutzring (14) vorgesehen ist.

11. Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das schwach dotierte Gebiet (17) durch Epitaxie gebildet und seine Umgebung durch Implantation oder Diffusion mit höherer Dotierungskonzentration versehen ist.

12. Verfahren zur Herstellung eines Halbleiterbauelements (3, 4, 5) nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass auf einem Substrat (3) mittels Epitaxie eine mit einem Dotierstoff eines ersten Leitungstyps dotierte Schicht (4) des Halbleiterkörpers (3, 4, 5) aufgebracht wird und anschließend im Randbereich (2) der Schicht (4) mittels Implantation und Diffusion mit einem Dotierstoff eines zweiten Leitungstyps die Dotierung des ersten Leitungstyps weitgehend kompensiert wird, so dass im Randbereich (2) in der Richtung zwischen den beiden Elektroden (13, 16) eine schwache Dotierung über eine größere Ausdehnung (W2) als im Zentralbereich (1, 1') vorliegt.

Hierzu 7 Seite(n) Zeichnungen




Fig. 1




Fig. 2




Fig. 3




Fig. 4




Fig. 5




Fig. 6




Fig. 7